由于功率電平較低，集成緊湊型熒光燈(CFL)鎮流器通常不需要進行功率因數校正(PFC)。然而，隨著這款具有節能優勢的產品的市場需求日益旺盛，在不久的將來，功率因數校正將很有可能成為一項強制性標準。有源PFC電路要求采用附加的控制集成電路、電感、二極管和高壓MOSFET。無源PFC電路成本較低，但會增加燈電流波峰因數，從而縮短燈的使用壽命。本文所述設計采用了一個簡單的控制電路來改良無源PFC電路，可以在實現較高功率因數的同時，將燈電流波峰因數降至可接受的水平。

　　該鎮流器包含一個具備EMI濾波器的交流輸入級，一個無源PFC級，一個采用國際整流器公司IR2520D自適應鎮流器控制IC的鎮流器控制級，一個半橋逆變器和諧振輸出級。相比于現有的CFL電路，這個設計的改進之處在于用填谷式無源PFC電路和燈電流波峰因數控制電路來實現較高的功率因數、較低的總諧波失真(THD)和可接受的燈電流波峰因數。

　　填谷式無源PFC電路由CVF1-2、DVF1-3、RVF和CX組成(圖1)。在被整流交流輸入的每個半波期間，電容CVF1和CVF2經由二極管DVF2和電阻RVF而被串聯充電至交流峰值電壓的1/2。RVF的作用是在對電容器進行充電的過程中，降低電流波形的波峰。當總線電壓隨正弦波波形下降至Vpeak/2之后，電容開始提供輸出電流。此時，這兩個電容本質上呈并聯狀態，并一直提供負載電流，直至被整流交流輸入在下一個半波期間再次超過Vpeak/2。電容CX的作用是濾除直流總線上出現的半橋逆變器開關尖峰。這個填谷式無源PFC電路實現了良好的功率因數(>0.9)和較低的THD(<30%)，但其主要缺點是，50%的直流母線紋波會導致很高的燈電流波峰因數，從而縮短燈的使用壽命。

　　除IR2520D之外，還有一個由RFMIN2-3、RBUS1-2和QFMIN構成的控制電路,通過調制工作頻率來降低燈電流波峰因數。如果鎮流器工作頻率固定，那么，填谷式電路造成的50%直流總線紋波會產生很高的燈電流波峰因數，因為直流總線電壓越高，諧振輸出級產生的燈電流也越高。由于IR2520D采用了具備外部可編程*小頻率的VCO，因此，半橋逆變器開關頻率取決于VCO管腳上的電壓和連接至FMIN管腳的電阻的阻值(請參見http://www.irf.com網站提供的IR2520D數據表)。當直流總線達到一定電壓時，與分壓器(由RBUS1和RBUS2構成)相連的QFMIN的基極電壓將超過QFMIN的導通閾值，而使得QFMIN導通。此時，RFMIN1與串聯的RFMIN2和RFMIN3的并聯組合，構成了FMIN管腳與GND之間的電阻。由于FMIN管腳上的電阻越低，則開關頻率越高，因此，在接近直流總線峰值時的逆變器開關頻率將高于其谷底時的逆變器開關頻率。這樣，由ILAMP(pk)/ILAMP(avg)計算得到的波峰因數值將降低。RFMIN3是一個發射極負反饋電阻，可用于改善線性。如果沒有RFMIN3，當QFMIN基極上的電壓達到閾值時，QFMIN將快速接通。這將導致工作頻率驟升，而造成燈電流波形失真。

　　總而言之，該設計是一種能夠實現高功率因數(0.96)、低THD(28.5%)和可接受的燈電流波峰因數(1.71)的低成本CFL鎮流器電路。相比之下，典型的CFL鎮流器則功率因數較低(0.56)、THD較高(128%)，同時具有類似的波峰因數(1.71)。這種鎮流器不僅控制方法簡單，元器件數量較少，而且此設計還滿足了鎮流器所必需的全部要求。